• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種半導體製程。於一蝕刻機台中提供一基底，基底上形成有多個第一導體圖案、一阻障層以及一圖案化絕緣層，其中第一導體圖案之間具有多個第一開口，阻障層覆蓋第一導體圖案的表面與第一開口的表面，圖案化絕緣層形成於第一導體圖案上且具有多個第二開口，第二開口暴露出位於第一導體圖案的頂角上的阻障層，且各第二開口與對應的第一開口連通。於阻障層上沉積一聚合物層，其中位於第一導體圖案的頂角上的聚合物層厚度大於位於第一開口的底部上的聚合物層厚度。進行一蝕刻製程，以移除位於第一開口的底部上的聚合物層與阻障層。
    公开号:TW201303995A
    申请号:TW100125602
    申请日:2011-07-20
    公开日:2013-01-16
    发明作者:Wen-Chieh Wang；Yi-Nan Chen；Hsien-Wen Liu
    申请人:Nanya Technology Corp；
    IPC主号:H01L21-00
    专利说明:
    半導體製程
    本發明是有關於一種半導體製程。
    隨著科技的進步，電子元件的製造朝向高積集度，以符合電子元件輕、薄、短、小之趨勢。提高積集度的方法，除了縮小半導體元件本身的尺寸之外，也可經由減小半導體元件之間的距離來達成。
    一般來說，會在閘極之間形成與位元線電性連接的接觸插塞，且於閘極表面形成阻障層以與接觸插塞保持電性絕緣。詳言之，於基底上形成閘極及閘極之間的開口後，會於基底上形成一阻障層，以全面覆蓋閘極表面以及開口側壁與底部的表面。接著，移除開口底部上的阻障層，使開口暴露出位元線，然後於開口中形成與位元線電性連接的接觸插塞。然而，在上述製程中，用以移除開口底部上的阻障層的蝕刻製程通常會一併移除位於閘極之頂角處的阻障層，使得閘極之頂角處的阻障層圓化(rounding)或者是使得閘極被暴露出來。如此一來，後續填入開口的接觸插塞可能會與閘極之頂角處接觸而電性連接，導致閘極與位元線短路。
    本發明提供一種半導體製程，以避免導體圖案表面的阻障層受到破壞。
    本發明提供一種半導體製程。於一蝕刻機台中提供一基底，基底上形成有多個第一導體圖案、一阻障層以及一圖案化絕緣層，其中第一導體圖案之間具有多個第一開口，阻障層覆蓋第一導體圖案的表面與第一開口的表面，圖案化絕緣層形成於第一導體圖案上且具有多個第二開口，第二開口暴露出位於第一導體圖案的頂角上的阻障層，且各第二開口與對應的第一開口連通。於阻障層上沉積第一聚合物層與第二聚合物層，其中第一聚合物層位於第一導體圖案的頂角上，第二聚合物層位於第一開口的底部上，且第一聚合物層的厚度大於第二聚合物層的厚度。進行一蝕刻製程，以移除位於第一開口的底部上的第二聚合物層與阻障層。
    在本發明之一實施例中，上述之蝕刻製程會同時移除位於第一導體圖案的頂角上的第一聚合物層。
    在本發明之一實施例中，進行蝕刻製程後，更包括移除殘留於第一導體圖案的頂角上的第一聚合物層。
    在本發明之一實施例中，進行蝕刻製程後，上述之蝕刻製程實質上未蝕刻第一導體圖案的頂角上的阻障層。
    在本發明之一實施例中，上述之第一導體圖案的頂角上的第一聚合物層的厚度介於1 nm~5 nm。
    在本發明之一實施例中，上述之第一導體圖案的頂角上的阻障層的厚度介於5 nm~15 nm。
    在本發明之一實施例中，上述之基底中更形成有多個第二導體圖案，於進行蝕刻製程後，各第一開口暴露出對應的一第二導體圖案。
    在本發明之一實施例中，進行蝕刻製程後，更包括於第一開口中形成一接觸插塞，接觸插塞藉由阻障層與第一導體圖案保持電性絕緣，且接觸插塞與對應的第二導體圖案電性連接。
    在本發明之一實施例中，上述之沉積第一聚合物層與第二聚合物層時，將蝕刻機台的壓力設定為50毫托(mTorr)至150毫托(mTorr)。
    在本發明之一實施例中，上述之沉積第一聚合物層與第二聚合物層的方法包括使用氟化矽與氯化矽氣體。
    在本發明之一實施例中，上述之第一聚合物層與第二聚合物層的材料包括碳氫化合物。
    在本發明之一實施例中，上述之阻障層的材料包括低壓四乙氧基矽烷(LP-TEOS)。
    在本發明之一實施例中，上述之蝕刻製程包括一電漿蝕刻製程。
    在本發明之一實施例中，上述之蝕刻製程包括使用含氟電漿。
    基於上述，在本發明之半導體製程中，於蝕刻機台中形成聚合物層，使得形成於導體圖案的頂角上的聚合物層厚度大於形成於開口底部上的聚合物層厚度。如此一來，在移除開口底部的阻障層時，導體圖案的頂角上的阻障層能被形成於其上的聚合物層保護，以避免受到破壞，使得阻障層能對導體圖案提供良好的絕緣。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    圖1A至圖1E為依照本發明之一實施例之一種半導體製程的流程示意圖。請參照圖1A，於蝕刻機台中提供基底100，基底100上形成有多個第一導體圖案110、阻障層130以及圖案化絕緣層140。第一導體圖案110之間具有多個第一開口120，阻障層130覆蓋第一導體圖案110表面與第一開口120表面。圖案化絕緣層140形成於第一導體圖案110上且具有多個第二開口142，第二開口142暴露出位於第一導體圖案110的頂角112上的阻障層130，且各第二開口142與對應的第一開口120連通。在本實施例中，基底100中例如是形成有多個第二導體圖案114，各第一開口120暴露出對應的第二導體圖案114。第一導體圖案110例如是閘極，第二導體圖案114例如是位元線。阻障層130的材料例如是低壓四乙氧基矽烷(LP-TEOS)。圖案化絕緣層140的材料例如是硼磷矽玻璃(Borophosphosilicate glass,BPSG)。
    請參照圖1B，於阻障層130上沉積第一聚合物層150與第二聚合物層152，其中第一聚合物層150位於第一導體圖案110的頂角112上，第二聚合物層152位於第一開口120的底部122上，且第一聚合物層150的厚度t1大於第二聚合物層152的厚度t2。特別注意的是，此步驟是在蝕刻機台中進行。一般來說，於蝕刻機台中以沉積製程所形成的膜層通常具有階梯覆蓋率不佳的缺點，因此所形成的膜層通常會具有不一致的厚度。因此，在本實施例中，沉積於導體圖案110的頂角112上的聚合物層150之厚度會大於沉積於第一開口120的底部122上的聚合物層152之厚度t2。換言之，本發明是利用蝕刻機台的特性進行原位沉積製程(in-situ deposition process)，以輕易地獲得在導體圖案110的頂角112與第一開口120的底部122上具有不同厚度t1、t2的聚合物層150、152。在本實施例中，聚合物層150、152的沉積方法例如是電漿沉積製程，諸如使用氟化矽(SiFx)與氯化矽(SiClx)等沉積氣體。聚合物層150、152的材料例如是碳氫化合物。蝕刻機台的壓力例如是設定為50毫托(mTorr)至150毫托(mTorr)。在本實施例中，聚合物層150之厚度t1例如是介於1 nm~5 nm，較佳為3 nm~5 nm，以及聚合物層152之厚度t2例如是介於1 nm~3 nm。
    請參照圖1C，進行蝕刻製程，以移除位於第一開口120的底部122上的聚合物層152與阻障層130。在本實施例中，蝕刻製程例如是電漿蝕刻製程，其包括使用含氟電漿。在本實施例中，蝕刻製程例如是更移除位於第一導體圖案110的頂角112上的部分聚合物層150。由於第一導體圖案110的頂角112上的聚合物層150之厚度t1大於位於第一開口120的底部122上的聚合物層152之厚度t2，因此蝕刻製程僅會移除部份聚合物層150或實質上移除所有聚合物層150。也就是說，聚合物層150至少在蝕刻製程期間能保護阻障層130而保留下實質上完整的阻障層130。換言之，較厚的聚合物層150在此步驟中作為犧牲層，以保護其下方的阻障層130不被破壞，進而避免暴露出第一導體圖案110。在本實施例中，位於第一導體圖案110的頂角112上的阻障層130的厚度例如是約5 nm至15 nm。
    請參照圖1D，在本實施例中，於進行蝕刻製程後，更包括移除殘留於第一導體圖案110的頂角112上的聚合物層150。在本實施例中，移除殘留的聚合物層150的方法例如是灰化製程。
    請參照圖1E，然後，將半導體元件轉移至沉積機台中，於第一開口120中形成接觸插塞160，接觸插塞160藉由阻障層130與第一導體圖案110保持電性絕緣，且接觸插塞160與對應的第二導體圖案114電性連接。在本實施例中，接觸插塞160的材料例如是鎢(W)，其形成方法例如是化學氣相沉積製程。
    在本實施例中，是在蝕刻機台中於阻障層130上形成聚合物層150、152，使得沉積於導體圖案110的頂角112上的聚合物層150之厚度t1會大於沉積於第一開口120的底部122上的聚合物層152之厚度t2。如此一來，在移除第一開口120的底部122上的阻障層130以暴露出第二導體圖案114的步驟中，聚合物層150能保護導體圖案110的頂角112上的阻障層130，使得該處的阻障層130具有實質上完整的結構與適當的厚度。換言之，聚合物層150能避免導體圖案110的頂角112上的阻障層130發生圓化或變薄，進而避免暴露出導體圖案110。因此，阻障層130能為第一導體圖案110與接觸插塞160提供良好的電性絕緣，使得第一導體圖案110與第二導體圖案114亦保持電性絕緣，以避免因第一導體圖案110暴露而與第二導體圖案114發生短路。如此一來，半導體元件具有較佳的元件特性。特別是，本實施例是利用於蝕刻機台中進行的原位沉積製程具有階梯覆蓋率不佳的特性，以達到形成厚度具有差異之聚合物層的目的。換言之，本實施例之半導體製程具有步驟簡單與無需添購額外設備的優點，且能與現有製程相結合，以增加製程裕度(諸如cap-nitride increased)並不會使製作成本大幅增加。
    值得注意的是，雖然本實施例是以形成暴露第二導體圖案114的開口為例，但本發明不限於此，換言之，本發明適用於任何需移除部分阻障層以形成開口的半導體製程中，以避免其餘阻障層受損而影響半導體元件的特性。
    綜上所述，在本發明之半導體製程中，於蝕刻機台中形成聚合物層，使得形成於導體圖案的頂角上的聚合物層厚度大於形成於開口底部上的聚合物層厚度。如此一來，在移除開口底部的阻障層時，導體圖案的頂角上的聚合物層能保護該處的阻障層，以避免阻障層受到破壞而圓化或變薄，使得阻障層能對導體圖案提供良好的絕緣，進而提升半導體元件的元件特性。特別是，本發明是利用於蝕刻機台中進行的原位沉積製程具有階梯覆蓋率不佳的特性，以達到形成厚度具有差異之聚合物層的目的。換言之，本發明之半導體製程具有步驟簡單與無需添購額外設備的優點，且能與現有製程相結合，以增加製程裕度並不會使製作成本大幅增加。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．基底
    110、114．．．導體圖案
    112．．．頂角
    120、142．．．開口
    122．．．底部
    130．．．阻障層
    140．．．圖案化絕緣層
    150、152．．．聚合物層
    160．．．接觸插塞
    t1、t2．．．厚度
    圖1A至圖1E為依照本發明之一實施例之一種半導體製程的流程示意圖。
    100．．．基底
    110、114．．．導體圖案
    112．．．頂角
    120、142．．．開口
    122．．．底部
    130．．．阻障層
    140．．．圖案化絕緣層
    150、152．．．聚合物層
    t1、t2．．．厚度
    权利要求:
    Claims (14)
    [1] 一種半導體製程，包括：於一蝕刻機台中提供一基底，該基底上形成有多個第一導體圖案、一阻障層以及一圖案化絕緣層，其中該些第一導體圖案之間具有多個第一開口，該阻障層覆蓋該些第一導體圖案的表面與該些第一開口的表面，該圖案化絕緣層形成於該些第一導體圖案上且具有多個第二開口，該些第二開口暴露出位於該些第一導體圖案的頂角上的該阻障層，且各該第二開口與對應的第一開口連通；於該阻障層上沉積一第一聚合物層與一第二聚合物層，其中該第一聚合物層位於該些第一導體圖案的頂角上，該第二聚合物層位於該些第一開口的底部上，且該第一聚合物層的厚度大於該第二聚合物層的厚度；以及進行一蝕刻製程，以移除位於該些第一開口的底部上的該第二聚合物層與該阻障層。
    [2] 如申請專利範圍第1項所述之半導體製程，其中該蝕刻製程會同時移除位於該些第一導體圖案的頂角上的該第一聚合物層。
    [3] 如申請專利範圍第1項所述之半導體製程，進行該蝕刻製程後，更包括移除殘留於該些第一導體圖案的頂角上的該第一聚合物層。
    [4] 如申請專利範圍第1項所述之半導體製程，其中該蝕刻製程實質上未蝕刻該些第一導體圖案的頂角上的該阻障層。
    [5] 如申請專利範圍第4項所述之半導體製程，其中該些第一導體圖案的頂角上的該第一聚合物層的厚度介於1 nm~5 nm。
    [6] 如申請專利範圍第4項所述之半導體製程，其中該些第一導體圖案的頂角上的該阻障層的厚度介於5 nm~15 nm。
    [7] 如申請專利範圍第1項所述之半導體製程，其中該基底中更形成有多個第二導體圖案，於進行該蝕刻製程後，各該第一開口暴露出對應的一第二導體圖案。
    [8] 如申請專利範圍第7項所述之半導體製程，進行該蝕刻製程後，更包括於各該第一開口中形成一接觸插塞，該接觸插塞藉由該阻障層與該第一導體圖案保持電性絕緣，且該接觸插塞與對應的該第二導體圖案電性連接。
    [9] 如申請專利範圍第1項所述之半導體製程，其中沉積該第一聚合物層與該第二聚合物層時，將該蝕刻機台的壓力設定為50毫托(mTorr)至150毫托(mTorr)。
    [10] 如申請專利範圍第1項所述之半導體製程，其中沉積該第一聚合物層與該第二聚合物層的方法包括使用氟化矽與氯化矽氣體。
    [11] 如申請專利範圍第1項所述之半導體製程，其中該第一聚合物層與該第二聚合物層的材料包括碳氫化合物。
    [12] 如申請專利範圍第1項所述之半導體製程，其中該阻障層的材料包括低壓四乙氧基矽烷(LP-TEOS)。
    [13] 如申請專利範圍第1項所述之半導體製程，其中該蝕刻製程包括一電漿蝕刻製程。
    [14] 如申請專利範圍第1項所述之半導體製程，其中該蝕刻製程包括使用含氟電漿。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR100598983B1|2006-07-12|반도체 소자의 스토리지노드 전극 제조 방법
    KR20120047676A|2012-05-14|반도체 소자 및 그 제조 방법
    KR100684432B1|2007-02-16|금속-절연체-금속 커패시터의 제조 방법
    TWI413180B|2013-10-21|半導體製程
    KR20100079157A|2010-07-08|반도체 소자의 ｍｉｍ 캐패시터 형성 방법 및 그에 따른 ｍｉｍ 캐패시터
    US7282442B2|2007-10-16|Contact hole structure of semiconductor device and method of forming the same
    TWI435416B|2014-04-21|記憶體的製造方法
    KR100778869B1|2007-11-22|반도체 소자의 콘택 형성 방법
    TWI512900B|2015-12-11|記憶體的製造方法
    KR100688062B1|2007-02-28|반도체 메모리장치의 캐패시터 제조방법
    TWI512894B|2015-12-11|金屬內連線結構及其製程
    CN109755175B|2021-08-06|互连结构及其形成方法
    KR20080060902A|2008-07-02|반도체 소자의 비아 홀 형성 방법
    CN105720039B|2020-05-08|互连结构及其形成方法
    CN110148583B|2021-06-18|形成金属互连结构的方法
    KR102290382B1|2021-08-19|반도체 메모리 장치의 제조 방법
    TWI686912B|2020-03-01|內連線結構及其製造方法
    US20110201170A1|2011-08-18|Method of fabricating memory
    KR100859254B1|2008-09-18|반도체 소자의 커패시터 제조 방법
    KR20090000322A|2009-01-07|반도체 소자의 금속배선 형성 방법
    KR20060064998A|2006-06-14|반도체 소자의 딥 컨택홀 형성방법
    JP6308067B2|2018-04-11|半導体装置の製造方法
    KR20060075947A|2006-07-04|반도체 소자 제조 방법
    KR20060068905A|2006-06-21|플래쉬 메모리소자의 제조방법
    KR20090017114A|2009-02-18|반도체 소자의 콘택 형성 방법
    同族专利:
    公开号 | 公开日
    CN102867741B|2015-03-25|
    US8309459B1|2012-11-13|
    TWI413180B|2013-10-21|
    CN102867741A|2013-01-09|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    KR100341663B1|1999-09-27|2002-06-24|윤종용|사진공정이 감소된 반도체 장치의 비트라인 콘택홀을 형성하는 방법|
    US20020197852A1|2001-06-21|2002-12-26|Ming-Shi Yeh|Method of fabricating a barrier layer with high tensile strength|
    TW544855B|2001-06-25|2003-08-01|Nec Electronics Corp|Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer|
    CN1428836A|2001-12-24|2003-07-09|矽统科技股份有限公司|内金属介电层的整合制造方法|
    AU2003292827A1|2002-12-27|2004-07-29|Fujitsu Limited|Semiconductor device, dram integrated circuit device, and its manufacturing method|
    CN100468752C|2005-11-24|2009-03-11|联华电子股份有限公司|半导体元件及其制作方法|US10957779B2|2017-11-30|2021-03-23|Taiwan Semiconductor Manufacturing Co., Ltd.|Gate etch back with reduced loading effect|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US13/175,882|US8309459B1|2011-07-03|2011-07-03|Semiconductor process|
    [返回顶部]